| Федеральное Агентство образования Российской Федерации
Пензенский государственный университет
Кафедра "Информационная безопасность систем и технологий"
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
к курсовой работе по теме
«Разработка устройства сопряжения для персонального компьютера типа IBM PC»
ПГУ 3.090105.001 ПЗ
Пенза 2007
Реферат
УСТРОЙСТВО СОПРЯЖЕНИЯ, СИСТЕМНАЯ ШИНА ISA, ИЗМЕРИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, СЕЛЕКТОР АДРЕСА, БЛОК ВЫРАБОТКИ ВНУТРЕННИХ СТРОБОВ
Цель работы - разработка устройства сопряжения для персонального компьютера типа IBM PC по интерфейсу ISA. Устройство сопряжения предназначено для приёма информации от компьютера, обработки этой информации по заданному алгоритму, выдачи результата обработки информации в компьютер.
В ходе выполнения работы было спроектировано устройство сопряжения, подключаемое к системной шине ISA. Устройство сопряжения выполняет функцию измерения частоты следования импульсов. Моделирование данной функции было проведено в программе Electronics Workbench.
В результате работы были спроектированы функциональная схема, принципиальная схема, а так же операционная часть.
Содержание
Реферат
Введение
1. Описание алгоритма функционирования УС
2. Описание функциональной схемы УС
2.1 Описание работы функциональной схемы интерфейсной части УС
2.2 Описание работы функциональной схемы операционной части УС
3. Описание принципиальной схемы
4. Моделирование схемы ОЧ УС в EWB
5. Построение диаграммы работы устройства сопряжения
Заключение
Список использованных источников
Приложение А. Обязательное. Алгоритм функционирования УС
Приложение Б. Обязательное. ПГУ 3.090105.002 Э2 Устройство сопряжения. Схема функциональная интерфейсной части
Приложение В. Обязательное. ПГУ 3.090105.003 Э2 Устройство сопряжения. Схема функциональная операционной части
Приложение Г. Обязательное. ПГУ 3.090105.004 Э3 Устройство сопряжения. Схема электрическая принципиальная
Приложение Д. Обязательное. ПГУ 3.090105.004 ПЭ3 Устройство сопряжения. Перечень элементов
Введение
Устройства, которые позволяют компьютеру получать информацию от внешних источников, называются устройствами сопряжения. Для их подключения на материнской плате предусмотрены шины расширения. Применение компьютера для контроля состояния каких-либо внешних физических процессов очевидно – на долю аппаратуры возлагается задача адаптации сигнала от источника для обработки программой, а на долю компьютера приходится логическая обработка полученной информации.
В данном курсовом проекте необходимо спроектировать УС, позволяющее измерять частоту следования прямоугольных импульсов от внешнего источника.
К персональному компьютеру типа IBM PC устройства сопряжения могут быть подключены тремя путями, соответствующими трем типам стандартных внешних интерфейсов, средства которых входят в базовую конфигурацию компьютера:
- через системную магистраль или шину (это ISA (Industrial Standard Architecture), EISA (Extended ISA), PCI (Peripheral Component Interconnect), VLB (Video Local Bus) или VESA (Video Electronics Standards Association), PCMCIA (Personal Computer Memory Card International Association);
- через параллельный интерфейс Centronics;
- через последовательный интерфейс RS-232C.
Каждый из трех указанных методов подключения имеет свои преимущества и недостатки. Для данного проекта было выбрано подключение к системной магистрали ISA, как устройство ввода-выода [1]
1.
Описание алгоритма функционирования УС
Устройство сопряжения (УС) выполняет прием от компьютера информации, обработку информации по заданному алгоритму и выдачу результата обработки информации в компьютер.
УС функционально состоит из двух частей: интерфейсной и операционной. В соответствии с вариантом задания в ходе проектирования УС использовался шестнадцатиразрядный обмен по шине ISA. Данная разрядность шины данных требует использование одного адреса, доступного по записи и чтению и одного адреса для флага готовности. В соответствии с данными требованиями был разработан следующий алгоритм функционирования УС:
1. Формирование кода адреса УС и сигнала –IOW на шине ISA.
2. Декодирование селектором адреса (СА) адреса устройства, к которому произошло обращение.
3. Формирование Блоком выработки внутренних стробов (БВВС) строба записи по выбранному адресу и запись младшей части числа M=214
в вычитающий счетчик. Сброс суммирующего счетчика.
4. Прием импульса измеряемой частоты.
5. Уменьшение значения вычитающих счетчиков. Увеличение значения суммирующего счетчиков.
6. Если значение вычитающих счетчиков не равно нулю, то происходит переход на пункт 4.
7. Выставление флага готовности.
8. Формирование кода адреса УС и сигнала –IOR на шину ISA.
9. Декодирование селектором адреса СА устройства, к которому произошло обращение.
10.Установка числа N на шину данных шины ISA.
11.Выставление старшего адреса УС и сигнала –IOR на шину ISA.
12. Декодирование селектором адреса СА адреса устройства, к которому произошло обращение.
13. Выставление старшей части числа N на шину данных шины ISA.
Функция вычисления измеряемой частоты реализуется программно. В ходе цикла счета программа производит опрос флага готовности и по факту его изменения запрашивает вывод результата. Вычисление частоты производится по формуле:
–N – число, полученное в результате измерения;
–F0
– частота тактового генератора;
–F –искомая частота;
–М – число, устанавливаемое на счётчике тактовых импульсов, т.е размер временного окна цикла измерения
Функциональная схема интерфейсной части УС представлена в Приложении Б.
2.1 Описание работы функциональной схемы интерфейсной части УС
Функциональная схема интерфейсной части УС содержит следующие элементы:
1. входные и выходные буферы;
2. селектор адреса;
3. блок выработки внутренних стробов;
4. блок реализации асинхронного обмена;
Буферирование магистральных сигналов применяется для электрического согласования и выполняет две основные функции: электрическая развязка (для всех сигналов) и передача сигналов в нужном направлении (только для двунаправленных сигналов). Это первая и наиболее очевидная интерфейсная функция любого УС. Буферирование - это первая и наиболее очевидная интерфейсная функция любого УС. Иногда с помощью буферирования реализуется также мультиплексирование сигналов, что и необходимо по заданию. Наиболее часто используются микросхемы магистральных приемников, передатчиков, приемопередатчиков, нередко также называемые буферами.
Требования к приемопередатчикам включают в себя требования к приемникам и передатчикам, т. е. малый входной ток, большой выходной ток, высокое быстродействие и обязательное отключение выходов. При большом количестве разрядов надо использовать специальные микросхемы приемопередатчиков. Эти микросхемы бывают двух основных типов: с двумя двунаправленными шинами или с тремя шинами (одной двунаправленной, одной входной и одной выходной шиной). Для управления работой приемопередатчиков используются два управляющих сигнала. Отметим, что если приемопередатчики с открытым коллектором используются для буферирования шины данных, то на их выходах необходимо включать резисторы на шину +5В (если они не работают на линию, к которой эти резисторы уже подключены).
Второй основной интерфейсной функцией, выполняемой УС, работающими в режиме программного обмена, является дешифрация адреса. Эту функцию выполняет селектор адреса (СА), который должен выработать сигналы, соответствующие выставлению на шине адреса магистрали кода адреса, принадлежащего данному УС, или одного из зоны адресов данного УС. В данном курсов проекте СА строился на адресе 0x36С для чтения-записи и на адрес флага готовности 0х36D. В данной курсовой работе СА был реализован с использованием микросхем компараторов кодов (КК).
Блок выработки внутренних стробов производит формирование внутренних стробов для записи и чтения по заданным адресам синхронно с сигналами –IOW и -IOR, принимаемых с шины ISA.
Основной способ обмена по магистрали ISA – синхронный. При данном типе обмена не учитывается быстродействие исполнителя. При наличии низкого быстродействия исполнителя есть вероятность того, что передача данных будет некорректна. Для устранения возможности ошибочной передачи данных используется асинхронный обмен, посредством снятия сигнала –I/O CH RDY по сигналу, выдаваемому УС. Асинхронный обмен обеспечивает блок DK.
Работа интерфейсной части УС происходит следующим образом. С ISA во входные буферы поступают адрес 0х36C, сигнал –IOW, данные – число М=214
. После прохождения буферной части, код адреса поступает на СА. После СА сигнал поступает на БВВС, синхронно с сигналом –IOW. Так же сигнал с СА поступает на шину ISA для выработки сигнала I/O CS 16, для определения того, что обращение к УС производится в шестнадцатиразрядном режиме. Далее БВВС вырабатывает строб, который идет на операционную часть, производя параллельную загрузку вычитающих счетчиков и сброс суммирующих, и на управляющий вход мультиплексора шины данных, обеспечивая передачу данных в нужном направлении. После цикла измерения происходит чтение флага готовности, при котором на шину ISA подается сигнал –I/O CH RDY в случае, если флаг готовности установлен. После этого производится цикл работы по чтению. Производится установка и дешифрация адреса, выработка строба чтения, установка мультиплексора шины данных на передачу в другом направлении, установка на шину данных кода числа N.
2.2 Описание работы функциональной схемы операционной части УС
Операционная часть УС содержит следующие элементы:
1. Опорный тактовый генератор
2. Вычитающий счетчик
3. Суммирующий счетчик
4. Три D-триггера.
5. Логические элементы
Тактовый генератор задает определенную частоту, которая используется для подсчета суммирующим счетчиком импульсов. Путем подачи импульсов измеряемого напряжения и импульсов опорного генератора на элемент логического умножения и вывода выхода этого элемента на синхронный вход суммирующего счетчика. Так, когда оба импульса находятся в положении высокого напряжения, на синхронном входе счетчика происходит перепад и производится переключение его состояния. Данный генератор имеет фиксированную частоту, отличную от измеряемой частоты.
Вычитающие счетчики определяют длительность цикла измерения. В данный счетчик заводится число М, определяющее размер временного окна считывания. Вычитающий шестнадцатиразрядный счетчик представляет собой четыре параллельных четырехразрядных счетчика, запись в которые производится по одному адресу 0х36C. После того, как на счетчик приходит строб записи, он открывается для параллельной загрузки, и в него загружается код с шины данных. После прихода импульса измеряемой частоты счетчик начинает вычитание.
Суммирующий счетчик после прихода строба записи сбрасывается в нулевое значение. Счет на увеличение производится при наличии разрешающего сигнала от схемы управления.
Триггеры и логические элементы образуют схему управления счетом. По приходу строба записи на синхронизирующий вход, триггер Т1 устанавливается в 1 и устанавливает это значение на входе данных триггера Т2. Триггер Т2 устанавливается в 1 после прихода импульса на его разрешающий вход. Пока триггер Т2 находится в состоянии логической единицы, на суммирующие и вычитающие счетчики будут проходить импульсы от тактового генератора и измеряемой частоты соответственно. В момент, когда вычитающий счетчик обнулится сигнал переноса с вычитающего счетчика поступит на вход данных триггера Т3 и с него на входы сброса триггеров Т2 и Т1. После сброса триггеров в 0 производится установка флага готовности.
Схема электрическая принципиальная УС приведена в приложении В.
Работа принципиальной схемы начинается с поступления данных в буферный блок УС. С адресных выводов А31-А16 шины ISA на входы элементов DD1 и DD2 поступает код адреса 0х36C, по которому производится обращение к УС для записи. С выхода А13 на 4 вывод элемента DD3.1 поступает сигнал –IOW. С выходов А9-А2 и С11-С18 шины ISA на входы 3, 6, 10, 13 элементов DD8, DD11, DD13, DD17 поступает код данных.
После прохождения буферной части устройства сигналы адреса проходят на селектор адреса. Селектор адреса реализован на микросхемах К134СП1 – четырехразрядных компараторах кодов серии ТТЛ. С выходов 18, 16, 14, 12 элемента DD1 сигналы поступают на входы элементов DD5, DD9. С выходов 9, 7, 5, 3 элемента DD1 сигналы поступают на входы элемента DD5. С выходов 18, 16, 14, 12 и 9, 7, 5, 3 элемента DD2 сигналы поступают на входы элементов DD6 и DD7 соответственно. С выхода 3 элемента DD4 сигнал поступает на вход 15 элемента DD10. С выхода 3 элемента DD5 сигнал поступает на вход 2 элемента DD10. С выхода 3 элемента DD6 сигнал поступает на вход 7 элемента DD10. С выхода 3 элемента DD7 сигнал поступает на вход 10 элемента DD10. Таким образом, производится декодирование адреса 0х36C. На компараторах DD4-DD7 установлен код адреса 0х36C, с которым сравнивается код, пришедший с ISA на СА, после совпадения всех четырехразрядных частей кода с выходов равенства каждого компаратора сигнал логической единицы поступают на компаратор DD10, на котором установлено значение 1111 для сравнения, следовательно, сигнал равенства будет выработан только в том случае, если весь код адреса совпадет с требуемым. Далее описывается декодирование адреса 0х36D для чтения флага готовности. С выхода 3 элемента DD9 сигнал поступает на вход 15 элемента DD14. С выхода 3 элемента DD5 сигнал поступает на вход 2 элемента DD12. С выхода 3 элемента DD6 сигнал поступает на вход 7 элемента DD12. С выхода 3 элемента DD7 сигнал поступает на вход 10 элемента DD12. Выработка сигнала будет производиться только в том случае если код адреса совпадет с кодом 0х36D, установленным на компараторах.
После прохождения СА вырабатывается сигнал соответствующий декодированному адресу. С вывода 3 элемента DD10 сигнал идет на вывод В1 (– I/O CS 16) шины ISA для установки режима шестнадцатиразрядного обмена.
После декодирования адреса УС сигнал, соответствующий определенному адресу поступает на блок выработки внутренних стробов.
С выходов 3 элементов DD10 и DD12 сигнал поступает на входы 1 и 2 элемента DD18.1 и на входы инверторов DD16.1 и DD16.2., после чего инвертированный сигнал поступает на входы элемента DD18.2. С выходов 3 и 4 элементов DD18.1 и DD18.2 сигналы поступают на входы инверторов DD19.1 и DD19.2 соответственно. С выхода 2 инвертора DD19.1 сигнал поступает на вход 1 элемента DD21 и с выхода 4 элемента DD19.2 сигнал поступает на вход 15 элемента DD21. На вывод 2 элемента DD21 поступает сигнал с вывода 17 элемента DD3 и на вывод 16 элемента DD21 поступает сигнал с вывода 18 элемента DD3. На выводы 3 и 13 подаются сигналы с выводов 1 и 2 элемента DD1.
Далее происходит выработка строба записи (в цикле записи) или строба чтения (в цикле чтения).
С выхода 6 дешифратора DD21 сигнал поступает на входы 15 элементов DD8, DD11, DD13, DD17 для управления направлением передачи данных по шине ISA.
С вывода 10 дешифратора DD21 сигнал подается на входы 3 и 11 триггеров DD20.1 DD20.2, на вход 2 элемента логического ИЛИ DD30.1, на входы 11 вычитающих счетчиков DD22, DD27, DD32, DD34 и на входы сброса 14 суммирующих счетчиков DD23, DD28, DD33, DD35.
Выводы 2 и 4 триггера DD20.1 и вывод 10 триггера DD20.2 заведены на логическую единицу через резистор R1. Выводы 1 и 13 триггеров DD20.1 и DD20.2 соединены с выводом 5 триггера DD35.1 для реализации сброса триггеров по окончании цикла счета.
Вывод 5 триггера DD20.1 подается на вывод 12 триггера DD20.2. Вывод 9 триггера DD20.2 подается на вход 5 логического «И» DD25.1, на другой вход которого подается измеряемая частота. После прохождения инвертора DD26.1 сигнал поступает на вход 1 логического «ИЛИ» DD30.1. C выхода этого элемента сигнал поступает на вход 4 счетчика DD22.
Счетчики DD22, DD27, DD32, DD4 представляют собой каскадированные четырехразрядные счетчики, которые осуществляют счет по модулю 16. Каскадирование счетчиков осуществляется следующим образом: выходы 13 предыдущего счетчика соединяются с входом 4 следующего счетчика. На входы 15, 1, 10, 9 подаются данные с шины данных. Входы 14 счетчиков заводятся на землю, входы 5 заводятся на логическую единицу. Выход 13 старшего счетчика заведен на вход 2 триггера DD36.1. Выход 5 этого триггера заведен на входы сброса 1 и 13 триггеров DD20.1 и DD20.2.
При чтении флага готовности строб чтения с вывода 3 элемента DD21 будет поступать через инвертор DD13.1 на вход 1 логического «И» DD15.1, на другой вход которого заведен через инвертор DD13.2 сигнал DK, снимаемый с вывода 5 триггера DD20.1. Таким образом, сигнал –I/O CH RDY будет формироваться только при наличии строба чтения по адресу флага готовности и при нулевом состоянии флага готовности.
В цикле чтения сигналы будут поступать аналогично рассмотренному выше алгоритму, вместо –IOW будет формироваться –IOR.
При чтении данных единичное состояние сигнала, снимаемого с вывода 6 элемента DD21, будет обеспечивать состояние мультиплексора шины данных для передачи кода N на шину ISA.
4.
Моделирование схемы операционной части устройства сопряжения в EWB
Последним этапом курсовой работы являлась разработка схемы, моделирующей процесс функционирования операционной части устройства сопряжения. Управляющие сигналы, которые должны поступать с интерфейсной части устройств сопряжения формируются генератором двоичных слов.
Схема реализована на счетчиках 74163, триггерах 7474. В схеме так же используются логические элементы.
Работа измерителя частоты начинается с установки начальных значений. При включении тумблера питания на рабочей панели Electronics Workbench генератором слов вырабатывается сигнал, имитирующий строб записи. Синхронно с эти сигналом производится запись числа М в вычитающие счетчики и сброс в нулевое состояние суммирующих счетчиков.
После того, как схема завершит свою работу на выходах суммирующих счетчиков устанавливается результат счета – число N и устанавливается флаг DK.
Схема операционной части УС, разработанная в EWB приведена в Приложении В.
Для построения временной диаграммы работы устройства сопряжения следует обратить внимание на алгоритм его работы. Из алгоритма видна очерёдность появления различных сигналов. Цикл работы устройства сопряжения начинается с обработки кода адреса устройства, к которому осуществляется обращение, выставленного на шину адреса шины ISA.
Далее следует команда записи. В цикле записи задатчик выставляет записываемые данные и сопровождает их стробом записи -IOW.
После записи начинается работа операционной части УС.
При цикле чтения задатчик выставляет сигнал -IOR, в ответ на который исполнитель (УС) должен выдать данные на шину данных. Эти данные должны быть сняты исполнителем после окончания сигнала -IOR.
Временная диаграмма одного цикла работы УС приведена на Рис.1.
В ходе выполнения проекта была разработано устройство сопряжения, отвечающее следующим требованиям:
–внешний интерфейс – шина ISA;
–формат данных – параллельный;
–разрядность данных – 16 разрядов;
–количество устройств, ввода-вывода – 1;
–адреса устройства ввода/вывода для информации –0х36С;
–адрес устройства вывода из флага готовности – 0х36D;
–мультиплексор шины данных (МШД) на основе приёмопередатчика с тремя шинами;
–селектор адреса (СА) на основе компараторов кода;
–блок выработки внутренних стробов (БВВС) на основе дешифратора;
–обмен – асинхронный;
–операционная часть (ОЧ) измеритель частоты следования импульсов (ИЧСИ);
–количество периодов входного сигнала – 214
.
Проверка правильности работы операционной части устройства сопряжения была произведена путём её моделирования в программе Еlectronics Workbench 5.12
Таким образом, задание на курсовую работу было выполнено в полном объёме.
1
Новиков Ю.В. Разработка устройства сопряжения для персонального компьютера типа IBM PC. – М: ЭО, 1998 – 224с.
2 Сапаров В.Е., Максимов Н. А. Системы стандартов в электросвязи и радиоэлектронике: Учеб. Пособие для вузов. – М.: Радио и связь, 1985. – 248 с., ил.
3 Цифровые и аналоговые интегральные микросхемы: Справочник/С.В. Якубовский, Л.И. Ниссельсон, В.И. Кулешова и др.; Под ред С.В. Якубовского. – М.: Радио и связь, 1990. – 496 с.: ил.
ПРИЛОЖЕНИЕ A. Обязательное. ПГУ 2.075500.002 Э. Устройство сопряжения. Схема функциональная.
Устройство сопряжения
Алгоритм функционирования
ПРИЛОЖЕНИЕ А
(обязательное)
ПРИЛОЖЕНИЕ A. Обязательное. ПГУ 2.075500.002 Э2. Устройство сопряжения. Схема функциональная.
ПГУ 3.090105.002 Э2
Устройство сопряжения
Схема функциональная интерфейсной части
ПРИЛОЖЕНИЕ Б
(обязательное)
ПРИЛОЖЕНИЕ A. Обязательное. ПГУ 2.075500.002 Э2. Устройство сопряжения. Схема функциональная
ПГУ 3.090105.003 Э2
Устройство сопряжения
Схема функциональная операционной части
ПРИЛОЖЕНИЕ В
(обязательное)
|
