МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
Національний університет “Львівська політехніка”
Лабораторні роботи № 3
Дослідження тригерних схем на спеціалізованих інтегральних мікросхемах
з дисципліни
“Комп’ютерна схемотехніка” ч.2
Виконав:
студент групи КН-2_
_____________________
Прийняв:
_____________________
Львів – 2010/11 навчальний рік
Мета роботи - вивчення і дослідження тригерних схем на спеціалізованих інтегральних мікросхемах (ІМС) D і JК - типів.
1.Загальні положення
Структурна і функціональна схема та схеми комутації мікросхеми К155ТМ2
Тригером D-типу називається логічний пристрій з двома стійкими станами і одним інформаційним входом D. В D-тригерах значення змінної в момент tn+1 співпадає із значенням вхідної змінної в момент tn, тому тригер такого типу в літературі називають тригером затримки.
Мікросхема К155ТМ2 (рис.1) включає два незалежних D-тригери, що мають загальну тину живлення. У кожного тригера є входи D, `S, `R, а також виходи Q i`Q (рис.1). Входи`S і`R – асинхронні і змінюють стан тригера незалежно від сигналу на тактовому вході; активний рівень для них низький. Асинхронне встановлення потрібного стану рівнів на виходах отримаємо, коли на входи `S і `R подаємо взаємно протилежні логічні сигнали: при`R = 0 і `S =1 отримуємо Q= 0 і`Q =1, а при`S = 0 і `R = 1 отримуємо Q= 1 і `Q =0. В цей час входи С і D відключаються. Наявність одночасно низького рівня на входах `R і`S недопустиме!Для завантаження в тригер сигналу з входу D необхідно, щоб на входах `S і`R була напруга високого рівня. Сигнал з входу D передається на виходи Q і `Q по додатному перепаду імпульсу на тактовому вході С (від Н (0) до В (1): ↑). Для того, щоб тригер перемикався правильно (тобто відповідно до таблиці 1), рівень на вході D потрібно зафіксувати заздалегідь, перед приходом тактового перепаду. Захисний час повинен перевищувати час затримки розповсюдження сигналу в тригері.
а) б)
Рис. 1 Мікросхема К155ТМ2 (два незалежних D-тригери):
Призначення виводів: 1- вхід `R; 2-вхід D; 3-вхід C; 4- вхід`S; 5- вихід Q; 6-вихід`Q; 13- вхід`R; 12-вхід D; 11-вхід C; 10- вхід`S; 7- вихід Q; 8-вихід`Q; 7-загальний; 14- Ucc (живл.+5B).
а) - структурна схема одного D-тригера К155ТМ2; б) - функціональна схема К155ТМ2.
Таблиця 1. Стани D-тригера (мікросхема К155ТМ2)
| ВХІД |
ВИХІД |
Режими |
| C |
D |
`S |
`R |
Qn+1 |
`Qn+1 |
роботи |
| X |
X |
0 |
1 |
1 |
0 |
Асинхр. встановлення “1” |
| X |
X |
1 |
0 |
0 |
1 |
Асинхронне скидання в “0” |
| X |
X |
0 |
0 |
--- |
--- |
Недопустимий режим |
| 0 |
X |
Х |
Х |
0 (Qn) |
1(`Qn) |
Пам'ять: Qn+1=Qn |
| ↑ |
1 |
1 |
1 |
1 |
0 |
Завантаження “1” |
| ↑ |
0 |
1 |
1 |
0 |
1 |
Завантаження “0” |
Структурна і функціональна схема та схеми комутації мікросхеми К155ТВ1
Тригером JK-типу називається логічний пристрій, який має два стійких стани і два інформаційних входи J та К, і змінює свій стан на протилежний при J=K=1, тобто при J=K=1 Qn+1=Qn, а в усіх інших випадках функціонує у відповідності з таблицею істинності синхронного RS-тригера, при цьому вхід J еквівалентний входу S, а вхід К- входу R.
Мікросхема К155TB1 (рис. 2) – це один JK-тригер. Входи `S і `R – асинхронні і змінюють стан тригера незалежно від сигналу на тактовому вході; активний рівень для них низький. Асинхронне встановлення потрібного стану рівнів на виходах отримаємо, коли на входи `S і`R подаємо взаємно протилежні логічні сигнали: при`R = 0 і`S =1 отримуємо Q= 0 і`Q =1, а при`S = 0 і`R = 1 отримуємо Q= 1 і`Q =0. В цей час входи С і D відключаються. Наявність одночасно низького рівня на входах `R і`S недопустиме !
Для завантаження в тригер сигналу з входів J і K необхідно, щоб на входах `S і`R була напруга високого рівня. Зчитування інформації з входів J і K відбувається в час додатного перепаду ↑ на вході С, а на виходи вони передається в час від’ємного перепаду ↓ на вході С. Логічні рівні на входах J і K не можуть змінюватися, поки на вході С наявний високий рівень !
 
Рис. 2 Мікросхема К155ТВ1 (один JK-тригер):
а) - функціональна схема JK-тригера К155ТВ1; б) - зовнішній вигляд ІМС К155ЛА3, К155ТМ2 і К155ТВ1 і нумерація їх виводів.
мікросхема комутація тригер регістр
Призначення виводів: 1-вільний; 2-вхід`R; 3-вхід J1; 4-вхід J2; 5-вхід J3; 6-вихід`Q; 8-вихід Q; 9-вхід K1; 10-вхід K2; 11-вхід K3; 12-вхід C; 13-вхід`S; 7-загальний; 14- Ucc (живл.+5B).
Якщо з’єднати всі входи J (3“&”) і K (3“&”) з логічною “1” (+5В), то JK-тригер стане Т-тригером, тобто лічильним тригером з модулем перерахунку 2. І якщо тоді на вхід такого Т-тригера подавати послідовність імпульсів з частотою f , то на його виході буде послідовність імпульсів з частотою, удвічі меншою (f/2), тобто один Т-тригер є подільником частоти на 2.
Таблиця 2. Стани JK-тригера (мікросхема КІ55ТВ1)
| ВХІД |
ВИХІД |
Режими |
| C |
J (J1=J2=J3) |
K(K1=K2=K3) |
`S |
`R |
Qn+1 |
`Qn+1 |
роботи |
| X |
X |
X |
0 |
1 |
1 |
0 |
Асинхр. встановлення “1” |
| X |
X |
X |
1 |
0 |
0 |
1 |
Асинхронне скидання в “0” |
| X |
X |
X |
0 |
0 |
--- |
--- |
Недопустимий режим. |
| ↑↓ |
0 |
0 |
1 |
1 |
Qn |
`Qn |
Пам'ять поперед.стану |
| ↑↓ |
1 |
0 |
1 |
1 |
1 |
0 |
Синхр. встановлення “1” |
| ↑↓ |
0 |
1 |
1 |
1 |
0 |
1 |
Синхронне скидання в “0” |
| ↑↓ |
1 |
1 |
1 |
1 |
`Qn |
Qn |
Qn |
| ↑↓ |
1 |
1 |
1 |
1 |
Qn |
`Qn |
`Qn |
2. Порядок виконання роботи
Ознайомилися з теоретичною частиною роботи, лабораторним стендомі програмою EWB.
Отримали від викладача елементи, необхідні для виконання роботи - мікросхеми К155ЛА3 (аналог 7400), К155ТМ2 (аналог 7474), К155 TB1 (аналог 7472), а також з’єднувальні провідники. Якщо для дослідження використовуємо моделююче середовище EWB, то п.п. 2.3 – 2.8 виконуємо на зарубіжних аналогах вказаних мікросхем (див. Додаток).
Ознайомилися з структурною і функціональною схемою та схемами комутації мікросхеми К155ТМ2 (рис. 1) і К155ТВ1 (рис. 2). При роботі в статичному режимі для контролю станів тригера до виходів підключили індикаторні світлодіоди (свічення світлодіода означає стан логічної "1"). Для дослідження D і JK-тригерів на інформаційні входи подавали сигнали з тумблерних регістрів, а на входи С – сигнал із формувача одиночних сигналів додатної полярності.
Дослідили в статичному режимі D-тригер (ІМС К155ТМ2). Склали таблицю переходів і переконатися на її відповідність таблиці 1.
Дослідили в статичному режимі Т-тригер на основі D-тригера (ІМС К155ТМ2). Для цього D-тригер перевели в режим роботи Т-тригера шляхом з’єднання інверсного виходу `Q з D-входом. Склали таблицю переходів. Таблиця станів відповідає таблиці 3.
Таблиця 3. Стани Т-тригера (мікросхема КІ55ТМ2)
| ВХІД |
ВИХІД |
Режими |
| C |
(D =`Qn) |
`S |
`R |
Qn+1 |
`Qn+1 |
роботи |
| X |
X |
0 |
1 |
1 |
0 |
Асинхр. встановлення “1” |
| X |
X |
1 |
0 |
0 |
1 |
Асинхронне скидання в “0” |
| 0 |
X |
Х |
Х |
0 (Qn) |
1(`Qn) |
Пам'ять Qn+1=Qn |
| ↑↓ |
1 |
1 |
1 |
1 |
0 |
Рахунок |
| ↑↓ |
0 |
1 |
1 |
0 |
1 |
Рахунок |
Дослідили в статичному режимі JK-тригер (ІМС К155TB1). Склали таблицю переходів і переконалися на її відповідність таблиці 2.
Дослідили в статичному режимі Т-тригер на основі JK-тригера (ІМС К155ТВ1). Для цього JK-тригер перевели в режим роботи Т-тригера шляхом з’єднання всіх входів J (3“&”) і K (3“&”) з логічною 1 (+5В). Склали таблицю переходів. Таблиця станів відповідає таблиці 4.
Таблиця 4. Стани Т-тригера (мікросхема КІ55ТВ1)
| ВХІД |
ВИХІД |
Режими |
| C |
J (J1=J2=J3) |
K(K1=K2=K3) |
`S |
`R |
Qn+1 |
`Qn+1 |
роботи |
| X |
X |
X |
0 |
1 |
1 |
0 |
Асинхр. встановлення “1” |
| X |
X |
X |
1 |
0 |
0 |
1 |
Асинхронне скидання в “0” |
| 0 |
X |
X |
Х |
Х |
0 |
1 |
Пам'ять Qn+1=Qn |
| ↑↓ |
1 |
1 |
1 |
1 |
1 |
0 |
Рахунок |
| ↑↓ |
1 |
1 |
1 |
1 |
0 |
1 |
Рахунок |
Дослідили в статичному режимі D-тригер на основі JK-тригера (ІМС К155ТВ1). Для цього JK-тригер перевели в режим роботи D-тригера шляхом з’єднання всіх входів J (3“&”) з всіма входами K (3“&”) через інвертор і в якості D-входу використали будь-який J-вхід.
(В якості інвертора використали 1-ий елемент 2”І-НІ” мікросхеми К155ЛА3 - ніжки 1 і 2 об’єднали). Склали таблицю переходів. Таблиця станів відповідає таблиці 5.
Таблиця 5. Стани D-тригера (мікросхема КІ55ТВ1)
| ВХІД |
ВИХІД |
Режими |
| C |
D (J1=J2=J3) |
(K1=K2=K3) |
`S |
`R |
Qn+1 |
`Qn+1 |
роботи |
| X |
X |
X |
0 |
1 |
1 |
0 |
Асинхр. встановлення “1” |
| X |
X |
X |
1 |
0 |
0 |
1 |
Асинхронне скидання “0" |
| X |
X |
X |
0 |
0 |
--- |
--- |
Недопустимий режим. |
| 0 |
X |
X |
1 |
1 |
Qn |
`Qn |
Пам'ять поперед.стану |
| ↑↓ |
1 |
0 |
1 |
1 |
1 |
0 |
D=1 → Q= 1 і`Q =0 |
| ↑↓ |
0 |
1 |
1 |
1 |
0 |
1 |
D=0 → Q= 0 і`Q =1 |
Висновок
В даній лабораторній роботі ми ознайомились з будовою спеціалізованих інтегральних мікросхемах D і JК-тригерів, здійснили синтез T-тригерів на їх основі та синтез D-тригера на основі універсального JК-тригера та дослідили їх роботу.
Література
1. Бабич М.П. і ін. Комп’ютерна схемотехніка. “МК-Прес”, Київ, 2004
2. Колонтаєвський Ю.П. і ін. Промислова електроніка та мікро схемотехніка: теорія і практикум. К.: Каравела, 2004.
Додаток.Схеми дослідження тригерів засобом моделюючої програми EWB
Рис.1. Дослідження синхронного JK тригера – динаміка (ІМС 7476 – аналог К176ТВ1).
Рис.2. Дослідження синхронного JK і Dтригерів – динаміка (ІМС 7474 – аналог К155ТМ2, 7472 – аналог К155ТВ1).
|
